光耦隔离 电路图如下，PWM波频率5KHZ以上就出问题

Question

电路图如上，当CLK的频率到5KHZ以上时，输出端的CLK的波形就变成下图所示。

现在问题是波形上升沿有问题，下降沿正常，求电路改进方案。我的脉冲最大需要200KHZ。

Answer 1

你的电路图HCPL2531的3、4引脚这样接对吗？
出现这个问题，应该是你的光耦器件的频率打不到你的要求，你查查那个光耦的数据手册，看看正常工作时候最高能到多大频率。
一般光耦的频率不会很高，用来做PWM隔离或者通信用的光耦，叫高速光耦，价格都不一样的。

追问

3 、4号脚是对的，这款光耦有点坑，内部是这样设计的。我原理图没换。
至于HCPL2531，也算是告诉了，看了数据手册上，高电平响应时间是1uS
.

Answer 2

哦，你除开电容后，波形的上升沿应该就好了；

其实是说，你的输出电路为什么是这样设计，为什么要加电容呢；
另外，发现波形失真后，可进行整形的，同时增大输出驱动能力；

Answer 3

有一个基本知识，电容两端的电压不能突变，如果你这样对电容放电，那么低频还可以，对放电时间要求不高。高频时，这个放电时间就影响很大了！

Answer 4

至少你看到的问题不在光耦，在于RC常数。去掉电容波形会好很多。